|
|
| |
第五节 同步时序逻辑电路的设计 |
| |
| 同步时序逻辑电路设计又称 同步时序逻辑电路综合， 其基本指导思想是用尽可能少的触发器和 |
| |
| 门电路来完成设 计。 |
| |
| |
同步时序电路设计的一般步骤为： |
| |
|
|
| |
 |
作原始状态图和状态表 |
| |
|
|
| |
|
对原始状态表化简 |
| |
|
|
| |
|
状态分配 |
| |
|
|
| |
|
选定触发器，求出输出函数和激励函数表达式 |
| |
|
|
| |
|
画出逻辑电路图 |
| |
|
|
| |
 |
建立原始状态图
|
| |
|
| |
状态图是同步时序电路设计的依据，它必须正确反映设计要求。状态图的构成没有统一的方 |
| |
|
| |
法，关键是要充分正确地理解设计要求，明确电路的输入条件和输出要求，输入和输出关系，以 |
| |
|
| |
及状态的转换关系。 |
| |
|
| |
|
原始状态图建立的一般过程为： |
| |
|
|
| |
|
|
假定一个初始状态，由此出发，每加入一个输入信号，则记忆其次态，并标出其相应的 |
| |
|
|
| |
|
输出值。次态可能为现 态、已有状态或新的状态，直到没有新的状态为止。每个状态的各种 |
| |
|
|
|
| |
|
可能的输入值都要考虑到 。 |
| |
|
| |
 |
| |
|
| |
 |
| |
|
| |
 |
| |
|
| |
 |
| |
|
| |
|
   |
|
|
